数字设计工程师（中端）

AI 摘要智能生成

通过阅读设计文档，完成clock结构图整理，并负责IP SDC开发和维护

职位描述

职责描述： 1. 负责SoC/ASIC前中端flow开发维护，完成相关文档的整理与编写 2. 通过阅读设计文档，完成clock结构图整理，并负责IP SDC开发和维护 3. 负责设计综合，LEC，时序分析和ECO等工作 4. 配合数字后端部门完成ASIC的后端设计，参与STA signoff 5. 参与IP AC SCAN/DC SCAN/MBIST插入工作，配合测试部门完成ASIC的测试 6. 负责低功耗flow开发

任职要求

• 硕士及以上学历，集成电路、通信工程、电子科学与技术、计算机工程、电子工程学或微电子学专业毕业；
• 扎实的verilog代码编写能力，熟悉标准数字设计、验证和实现流程
• 熟悉使用EDA工具，比如: VCS/INCISIVE/CCD/SPYGLASS/DC/GENUS/PT/TEMPUS/LEC/FORMALITY/TESSENT/VERDI/TMAX等EDA工具
• 具有低功耗开发经验（UPF/CPF flow)
• 有扎实的脚本处理能力（TCL/PERL/Makefile/Python）
• 有团队合作精神，具有良好的沟通能力