WiFi/BLE/Cellular RFPLL工程师

AI 摘要智能生成

子模块电路设计与调优

职位描述

1.子模块电路设计与调优 • 负责VCO、DCXO、PFD/CP、LOGEN、MMD等时钟子模块的电路设计、原理图实现与参数调优，达成相位噪声、功耗、面积、调谐范围等既定指标。 2. 全场景仿真验证 • 完成模块在典型工况、PVT、工艺Corner、蒙特卡洛及高低温/超压等条件下的性能与可靠性仿真； • 识别统计分布下的设计裕量与风险点，输出规范、可追溯的仿真报告。 3. 版图协同与后仿收敛 • 与版图工程师协同完成模块布局规划、布线优化与寄生参数提取； • 开展后仿分析并驱动多轮迭代，确保后仿结果满足规格要求。 4. 流片验证与问题闭环 • 跟进流片回片测试，支撑接收链路时钟相关性能异常的定位与根因分析； • 配合完成优化方案设计与整改验证，推动问题收敛闭环。 5. 工程规范与技术沉淀 • 遵循团队设计规范与仿真流程，沉淀电路设计方法与debug经验； • 保质按期交付各项研发任务。

任职要求

• 学历背景：微电子、集成电路设计、射频微波工程、通信工程等相关专业，硕士及以上学历。
• 工作经验：硕士5年及以上/博士3年及以上CMOS射频芯片前端设计经验。
• 专业技能：
• 精通射频PLL基础原理，深入理解VCO、DCXO、PFD/CP、分频器等关键模块的工作机理与设计权衡；
• 熟练使用射频/模拟仿真EDA工具（Spectre RF、ADS、EMX/Peakview等），掌握相位噪声、时钟抖动等核心指标的仿真与分析方法；
• 具备优秀的问题定位、故障排查能力与项目执行力，能独立推进模块从设计到回片验证的全过程。
• 加分方向
• 有无线接收机或PLL IP的完整流片及量产落地经验；
• 有WiFi/BLE/Cellular射频收发机时钟链路的系统级调试经验；
• 熟悉蒙特卡洛、高低温及可靠性仿真的统计分析方法，有良率导向设计经验；
• 有.lib/.bsim 模型使用经验或自建行为级/混合仿真模型能力。