数字设计工程师(J10799)

AI 摘要智能生成

与模拟/混合信号团队协同开展数模混合集成设计，月薪30000-60000元

职位描述

1. 主导MCU数字子系统整体架构定义与规格制定，完成CPU核选型（ARM Cortex-M或RISC-V）、总线架构、存储子系统及各类外设的功能与性能指标拆解，统筹功耗、性能、面积（PPA）权衡，开展技术方案可行性评估与风险预判，适配可穿戴设备、消费电子等多终端应用场景。 2. 负责数字模块（包括总线矩阵、DMA、定时器、UART/SPI/I2C等通信接口、ADC控制器等）的RTL编码、逻辑综合、时序收敛及DFT设计，落实低功耗设计技术（如时钟门控、多电源域管理、休眠唤醒策略），保障代码质量、时序达标性与可测性。 3. 与模拟/混合信号团队协同开展数模混合集成设计，明确数字与模拟模块间的接口时序、电源/时钟规划及控制逻辑，支撑芯片级低功耗架构实现与系统级指标收敛，确保芯片满足终端产品功能与性能需求。 4. 配合测试、NPI及质量团队推进芯片量产导入与良率提升；参与竞品技术分析、平台演进规划及成本优化工作，持续迭代升级MCU数字平台架构。

任职要求

• 微电子、集成电路、电子工程等相关专业硕士及以上学历；5 年以上数字 IC 设计经验，有 MCU/SoC 量产芯片的完整设计经历，熟悉从规格定义到量产的全流程。"
• 精通 Verilog/SystemVerilog RTL 设计；熟悉 MCU 架构（ARM Cortex-M / RISC-V）及 AMBA 总线体系（AHB/APB/AXI）；掌握低功耗设计技术（UPF、电源域规划、时钟门控）与 CDC/时序收敛方法；熟悉数字设计全流程（综合、DFT、STA 及后端协作），具备芯片级集成与顶层把控能力。"
• 熟练使用 Synopsys/Cadence 主流设计与验证工具链；具备 UVM 验证环境搭建与用例开发能力；掌握 Python/Perl/Shell/TCL 等脚本工具，可完成流程自动化；具备较强的系统思维，擅长多约束条件下的工程取舍。"
• 具备较强的跨团队协同能力，可与模拟、固件、验证、测试团队高效配合；具备优秀的技术文档输出能力、问题复盘与项目闭环能力；能快速跟进行业前沿技术方案。"