资深FPGA原型验证工程师1111(J11393)

AI 摘要智能生成

负责异构多核 SoC（CPU+NPU / 加速器）FPGA 原型验证

职位描述

1. 负责异构多核 SoC（CPU+NPU / 加速器）FPGA 原型验证，完成 RTL 分割、板级评估、综合实现与时序收敛，支撑系统验证与早期固件 Bring-up。 2. 搭建原型验证环境，开发自动化编译 / 回归脚本，开展多核 AMP/SMP、缓存一致性、核间通信、DVFS、高速接口（PCIe/I3C/SMBus/MIPI）等系统场景验证与性能分析。 3. 基于 ILA/System ILA 定位复现系统类、偶发类问题，区分 RTL、架构、固件及原型引入假象，联动设计、UVM、固件团队闭环缺陷，管理仿真 - 原型差异风险。 4. 参与架构与 IP 方案评审，输出原型验证计划，制定设计裁剪策略，保障原型和 ASIC 行为一致性。

任职要求

• 本科及以上，微电子 / 电子 / 计算机相关专业，4 年以上 SoC FPGA 原型验证经验，有异构多核项目经历优先。
• 熟练 Vivado，掌握 Tcl/Python 自动化，精通时序、CDC、约束，具备复杂设计时序收敛经验。
• 熟悉 ARM/RISC-V 多核、AXI/ACE、缓存一致性、中断、共享内存；可独立编写裸机 C 测试用例，看懂 Linux 基础启动日志。
• 熟悉 DDR、PCIe、I3C/SMBus 等外设协议，了解 UVM 仿真，具备系统级问题排查能力。